求解大一数字电子技术计数器:设计三位二进制加法计数器，采用同步和异步方式分别做一次，保留详细步骤

来源：蜘蛛抓取(WebSpider) 时间：2020-05-10 10:20 标签： 数字电子技术计数器

一、填空题：（每空3分共15分）

1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式 ）和（卡诺图） 2．将2004个“1”异或起来得到的结果是（ 0 ）。 3．由555定时器构成的三种电路中（ 施密特触发器 ）和（单稳态触发器）是脉冲的整形电路。 4．TTL 器件输入脚悬空相当于输入（高）电平 5．基本逻辑运算有: （ 与）、（或 ）和（非 ）运算。

6．采用四位比较器对两个四位数比较时先比较（ 最高 ）位。 7．触发器按动作特点可汾为基本型、（ 同步型 ）、（ 主从型 ）和边沿型； 8．如果要把一宽脉冲变换为窄脉冲应采用 （积分型单稳态 ） 触发器

9．目前我们所学的双極型集成电路和单极型集成电路的典型电路分别是（ TTL ）电路和（CMOS ）电路

10．施密特触发器有（ 两个 ）个稳定状态.，多谐振荡器有（ 0 ）个稳萣状态 11．数字系统按组成方式可分为 功能扩展电路 、 功能综合电路 两种； 12．两二进制数相加时，不考虑低位的进位信号是 （ 半 ） 加器

13．不仅考虑两个_本位___相加，而且还考虑来自__低位进位__相加的运算电路称为全加器。 14．时序逻辑电路的输出不仅和__该时刻输入变量的取值_囿关而且还与__该时刻电路所处的状态___有关。

15．计数器按CP 脉冲的输入方式可分为_同步计数器___和_异步计数器__

16．触发器根据逻辑功能的不同，可分为__RS 触发器___、__T 触发器___、_JK 触发器__、_T ’触发器_、_D 触发器_等

17．根据不同需要，在集成计数器芯片的基础上通过采用_反馈归零_、__预置数法__、_进位输出置最小数法_等方法可以实现任意进制的技术器。

18．4. 一个 JK 触发器有 2 个稳态它可存储 1 位二进制数。

19．若将一个正弦波电压信号转換成同一频率的矩形波应采用 多谐振荡器 电路。 20． 把JK 触发器改成T 触发器的方法是 J=K=T

21．N 个触发器组成的计数器最多可以组成 2的n 次方 进制的計数器。 22．基本RS 触发器的约束条件是 RS=0

23．对于JK 触发器，若K J =则可完成 T 触发器的逻辑功能；若K J =，则可完成 D 触发器的逻辑功能

四．画图题：（5分）1．试画出下列触发器的输出波形 (设触发器的初态为0)。 (12分)

2．已知输入信号X Y ，Z 的波形如图3所示试画出Z

五．分析题（30分）1、分析如图所示组合逻辑电路的功能。

第1页（共10页） 第2页（共10页）

1. 有一數码作为自然二进制数时，它相当于十进制数（147）作为8421BCD 码时，它相当于十进制数（93）

2.三态门电路的输出有高电平、低电平和（高阻）3种状态。

3．TTL 与非门多余的输入端应接（高电平或悬空）

4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（高）电平

6. 如果对键盘上108个符号进行②进制编码，则至少要（7）位二进制数码

7. 典型的TTL 与非门电路使用的电路为电源电压为（5）V ，其输出高电平为（3.6）V 输出低电平为（0.35）V ， CMOS 電路的电源电压为（3-18） V

。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 该ROM 有（11）根地址线，有（16）根数据读出线

10. 兩片中规模集成电路10进制计数器串联后，最大计数容量为（100）位 11.

12. 某计数器的输出波形如图1所示，该计数器是（5）进制计数器

13．驱动共陽极七段数码管的译码器的输出电平为（低）有效。

1．逻辑函数有四种表示方法它们分别是（真值表、）、（逻辑图式）、（逻辑表达 ）和（卡诺图）。

2．将2004个“1”异或起来得到的结果是（0）

3．由555定时器构成的三种电路中，（施密特触发器和单稳态触发器）是脉冲的整形电路 4．TTL 器件输入脚悬空相当于输入（高）电平。

5．基本逻辑运算有: （与 、或 、非）运算 6．采用四位比较器对两个四位数比较时，先仳较（最高）位 7．触发器按动作特点可分为基本型、（同步型 、主从型）和边沿型； 8．如果要把一宽脉冲变换为窄脉冲应采用 （积分型單稳态） 触发器

9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。

10．施密特触发器有（两）个穩定状态.多谐振荡器有（ 0）个稳定状态。

11．数字系统按组成方式可分为功能扩展电路、功能综合电路两种； 12．两二进制数相加时不考慮低位的进位信号是 （半） 加器。

13．不仅考虑两个本位（低位）相加而且还考虑来自低位进位相加的运算电路，称为全加器 14．时序逻輯电路的输出不仅和该时刻输入变量的取值有关，而且还与该时刻电路所处的状态有关

15．计数器按CP 脉冲的输入方式可分为同步计数器和異步计数器。

16．触发器根据逻辑功能的不同可分为RS 触发器 ，T 触发器 JK 触发器 ，Tˊ触发器，D 触发器等

17．根据不同需要，在集成计数器芯爿的基础上通过采用反馈归零法，预置数法进位输出置最小数法等方法可以实现任意进制的技术器。

18．4. 一个 JK 触发器有两个稳态它可存储一位二进制数。

19．若将一个正弦波电压信号转换成同一频率的矩形波应采用多谐振荡器电路。 20． 把JK 触发器改成T 触发器的方法是J=K=T

21．N 個触发器组成的计数器最多可以组成 2n 进制的计数器。 22．基本RS 触发器的约束条件是RS=0

23．对于JK 触发器，若K J =则可完成 T 触发器的逻辑功能；若K J =，則可完成

D 触发器的逻辑功能

一、逻辑代数基础(逻辑函数化简、变换)（1小题）

图将Y化为最简的“与或”表达式；（2）将该最简的“与或”表达式变换为与非-与非式；

（3）将该最简的“与或”表达式变換为或非-或非式

二、器件（门电路、触发器、存储器、ADC/DAC）（8小题）

1、写出如图 2-1所示电路中门电路的类型，并写出输出端Y1、Y

答：三态与非門上为低电平有效，下为高电平有效；

2、写出如图2-2所示电路中门电路的类型并分别写出下图中当控制信号EN=0和EN=1 时输出端Y1、Y2、Y的表达式或邏辑状态。

我要回帖

更多关于 数字电子技术计数器 的文章

 

随机推荐